view in publisher's site
- خانه
- لیست مقالات
- چکیده
Fast modeling L2 cache reuse distance histograms using combined locality information from software traces
To mitigate the performance gap between CPU and the main memory, multi-level cache architectures are widely used in modern processors. Therefore, modeling the behaviors of the downstream caches becomes a critical part of the processor performance evaluation in the early stage of Design Space Exploration (DSE). In this paper, we propose a fast and accurate L2 cache reuse distance histogram model, which can be used to predict the behaviors of the multi-level cache architectures where the L1 cache uses the LRU replacement policy and the L2 cache uses LRU/Random replacement policies. We use the profiled L1 reuse distance histogram and two newly proposed metrics, namely the RST table and the Hit-RDH, that describing more detailed information of the software traces as the inputs. For a given L1 cache configuration, the profiling results can be reused for different configurations of the L2 cache. The output of our model is the L2 cache reuse distance histogram, based on which the L2 cache miss rates can be evaluated. We compare the L2 cache miss rates with the results from gem5 cycle-accurate simulations of 15 benchmarks chosen from SPEC CPU 2006 and 9 benchmarks from SPEC CPU 2017. The average absolute error is less than 5%, while the evaluation time for each L2 configuration can be sped up almost 30× for four L2 cache candidates.
مدل‌سازی سریع هیستوگرام های استفاده مجدد از راه دور L۲ با استفاده از اطلاعات ترکیبی محل از مسیرهای نرم‌افزاری
برای کاهش فاصله عملکرد بین CPU و حافظه اصلی، معماری‌های حافظه نهان چند سطحی به طور گسترده در پردازنده‌های مدرن استفاده می‌شوند.
بنابراین، مدل‌سازی رفتارهای حافظه‌های نهان رو به پایین به بخش مهمی از ارزیابی عملکرد پردازنده در مراحل اولیه اکتشاف فضای طراحی (DSE تبدیل می‌شود.
در این مقاله، ما یک مدل هیستوگرام فاصله استفاده مجدد سریع و دقیق L۲ را پیشنهاد می‌کنیم، که می‌تواند برای پیش‌بینی رفتارهای معماری‌های حافظه نهان چند سطحی استفاده شود که در آن حافظه نهان L۱ از سیاست جایگزینی LRU و حافظه نهان L۲ از سیاست‌های جایگزینی تصادفی / LRU استفاده می‌کند.
ما از هیستوگرام فاصله استفاده مجدد از L۱ و دو معیار جدید پیشنهادی، به نام جدول RST و Hit - RDH استفاده می‌کنیم، که اطلاعات جزیی تری از مسیرهای نرم‌افزار را به عنوان ورودی توصیف می‌کند.
برای یک پیکربندی حافظه نهان L۱ داده‌شده، نتایج پروفایل می‌تواند برای پیکربندی‌های مختلف حافظه نهان L۲ استفاده شود.
خروجی مدل ما نمودار تاریخچه استفاده مجدد از حافظه نهان L۲ است، که براساس آن نرخ‌های خطای حافظه نهان L۲ را می توان ارزیابی کرد.
ما نرخ‌های خطای حافظه نهان L۲ را با نتایج شبیه‌سازی‌های چرخه - درست ۱۵ بنچ‌مارک انتخاب‌شده از CPU ۲۰۰۶ SPEC و ۹ بنچ‌مارک از CPU ۲۰۱۷ SPEC مقایسه می‌کنیم.
میانگین خطای مطلق کم‌تر از ۵ % است، در حالی که زمان ارزیابی برای هر پیکربندی L۲ را می توان برای چهار کاندید حافظه نهان L۲ تقریبا ۳۰ * افزایش داد.
ترجمه شده با 
- مقاله Software
- ترجمه مقاله Software
- مقاله نرم‌افزار
- ترجمه مقاله نرم‌افزار
- مقاله Hardware and Architecture
- ترجمه مقاله Hardware and Architecture
- مقاله سخت‌افزار و معماری
- ترجمه مقاله سخت‌افزار و معماری
ترجمه کنید