view in publisher's site

Low power Optimum Design of BCD Adder in Reversible Logic

Reversible logic has captured significant attention in recent time as reducing power consumption by recovering bit loss from its unique input-output mapping. This paper presents a compact n -digit BCD adder where a low cost reversible ODU gate is proposed. Theoretical explanations certify the novelty of the proposed design. Comparing with previous works the proposed design shows significant improvement in all performance metrics compared to the best existing BCD adder, as an example, the proposed 512-bit reversible BCD adder improves 38.46%, 47.83%, 70.60% and 63.64% in terms of number of gates, garbage outputs, quantum cost and delay compared with the existing best design.

طراحی بهینه توان پایین کدگذار BCD در منطق واکنشی

منطق معقول در زمان اخیر توجه زیادی را به عنوان کاهش مصرف توان از طریق بازیابی اتلاف بیت از نگاشت ورودی - خروجی منحصر بفرد خود به خود جلب کرده‌است. این مقاله یک مجموعه نتیجه‌گیری و توصیه‌ها: با توجه به نتایج بدست‌آمده در این مطالعه، به نظر می‌رسد که استفاده از داروهای ضد آفتاب و ضد آفتاب در درمان این بیماری موثر باشد. - جمع‌کننده BCD عددی که در آن یک گیت واحد خنثی‌سازی خنثی قابل‌برگشت با هزینه پایین پیشنهاد شده‌است. توضیحات نظری، تازگی طرح پیشنهادی را تایید می‌کنند. در مقایسه با کاره‌ای قبلی، طرح پیشنهادی بهبود قابل‌توجهی را در تمام معیارهای عملکردی در مقایسه با بهترین جمع‌کننده BCD موجود نشان می‌دهد، به عنوان مثال، جمع‌کننده BCD قابل‌برگشت ۵۱۲ بیتی پیشنهادی در مقایسه با بهترین طراحی موجود، ۳۸.۴۶ %، ۴۷.۸۳ %، ۷۰.۶۰ % و ۶۳.۶۴ % بهبود می‌یابد.
ترجمه شده با

سفارش ترجمه مقاله و کتاب - شروع کنید

95/12/18 - با استفاده از افزونه دانلود فایرفاکس و کروم٬ چکیده مقالات به صورت خودکار تشخیص داده شده و دکمه دانلود فری‌پیپر در صفحه چکیده نمایش داده می شود.